太阳城集团亚洲娱乐城-澳门太阳城集团娱乐城最新地址_百家乐电影网_全讯网xb112 (中国)·官方网站

|
華中科技大學
華中科技大學 教育部
  • 74 高校采購信息
  • 3295 科技成果項目
  • 0 創新創業項目
  • 0 高校項目需求

一種基于 NiosII 處理器的編碼器接口測試裝置

2021-04-11 00:00:00
云上高博會 http://www.c05ze3x.xyz
關鍵詞: 編碼器接口
點擊收藏
所屬領域:
先進制造與自動化
項目成果/簡介:

本發明公開了一種基于 Nios-II 處理器的編碼器接口測試裝置, 包括 FPGA 芯片和與其相連的增量式 TTL 接口模塊、增量式正余弦接 口模塊、絕對式接口模塊、顯示屏和 PS/2 接口設備,其中,增量式 TTL 接口模塊用于與增量式 TTL 接口類型的編碼器連接,增量式正余 弦接口模塊用于與增量式正余弦接口類型的編碼器連接,絕對式接口 模塊用于與絕對式編碼器連接,以將其輸出的串行數字信號進行差分 信號和單端信號之間相互轉換, FPGA 芯片包括有內嵌在片內的 NiosII 處理器,其對輸入的信號進行處理,實現對編碼器接口的測試。本發 明的裝置可以解決現有編碼器測試平臺中編碼器接口不能相互兼容問 題和攜帶不方便問題,具有成本低、功能強、體積小、結構緊湊、集 成度高的特點。 

項目階段:

試用

會員登錄可查看 合作方式、專利情況及聯系方式

掃碼關注,查看更多科技成果

取消
百家乐官网赌博规| 威尼斯人娱乐城易博lm0| 久盛娱乐城| 百家乐官网游戏排行榜| 镇坪县| 百家乐官网辅助分析软件| 百家乐官网国际娱乐场| 百家乐美女真人| 百家乐出千方法技巧| 百家乐又称什么| 总统线上娱乐城| 网上百家乐官网分析软件| 玩百家乐官网的玩法技巧和规则| 百家乐棋牌交| 红宝石百家乐的玩法技巧和规则| 大赢家足球即时比分| 大亨百家乐官网游戏| 百家乐官网免费改单| 百家乐正负计| 大发888官网e世博备用网址| 金龙国际娱乐城| 属蛇做生意坐向| 富二代百家乐的玩法技巧和规则| 金利娱乐城代理| 百家乐官网视频二人雀神| 百家乐过两关| 足球投注开户| 24山择日财丁贵日| 威尼斯人娱乐城吃饭| 太阳城百家乐官网作弊| 皇室百家乐娱乐城| 怎样打百家乐的玩法技巧和规则 | 百家乐官网平台那家好| 澳门百家乐哪家信誉最好| 德州扑克女王| 百家乐官网投注双赢技巧| 百家乐斗地主| 中江县| 至尊百家乐年代| 大发888娱乐场下载安装| 百家乐官网游戏补牌规则|